ท่ามกลางมาตรการคว่ำบาตรจาก United States ที่จำกัดไม่ให้จีนเข้าถึงเครื่องผลิตชิป EUV ของ ASML ล่าสุด Huawei กำลังสร้างเส้นทางใหม่ของตัวเอง ด้วยแนวคิด “Tau Scaling Law” และสถาปัตยกรรม “LogicFolding” เพื่อเดินหน้าพัฒนาชิปประสิทธิภาพสูงต่อไป
แทนที่จะย่อทรานซิสเตอร์ให้เล็กลงตามแนวทางดั้งเดิมแบบ Moore’s Law ทาง Huawei เลือกเปลี่ยนวิธีคิดใหม่ ด้วยการออกแบบวงจรให้ซ้อนกันในแนวตั้งหลายชั้น ช่วยลดระยะทางการส่งข้อมูลภายในชิป เพิ่มความเร็ว และลดความหน่วงในการประมวลผล
Huawei วางแผนนำเทคโนโลยีใหม่นี้ไปใช้กับชิปตระกูล Kirin
สำหรับสมาร์ตโฟน และชิป Ascend สำหรับงาน AI โดยตั้งเป้าพัฒนาชิปที่มีความหนาแน่นของทรานซิสเตอร์ระดับเทียบเท่า 1.4 นาโนเมตร ภายในปี 2031 หากทำสำเร็จ จะถือเป็นก้าวสำคัญที่ช่วยลดช่องว่างระหว่างจีนกับผู้ผลิตชิปรายใหญ่ของโลกอย่าง TSMC และอาจเปลี่ยนสมดุลอุตสาหกรรมเซมิคอนดักเตอร์ในอนาคต
จาก “ย่อขนาด” สู่ “ออกแบบใหม่ทั้งระบบ”
แนวคิด Logic Folding ถูกมองว่าเป็นการเปลี่ยนทิศทางของวงการชิป เพราะแทนที่จะพึ่งการย่อขนาดเพียงอย่างเดียว บริษัทเลือกเพิ่มประสิทธิภาพด้วยโครงสร้าง 3 มิติ วิธีนี้ช่วยให้ข้อมูลเดินทางภายในชิปได้เร็วขึ้น และอาจตอบโจทย์งาน AI ที่ต้องใช้พลังประมวลผลมหาศาลในยุคต่อไป
แม้แนวคิดของ Huawei จะได้รับความสนใจอย่างมาก แต่นักวิเคราะห์มองว่ายังมีความท้าทายสำคัญ ทั้งปัญหาความร้อนจากการซ้อนเลเยอร์ การใช้พลังงาน ต้นทุนการผลิต และการปรับซอฟต์แวร์ให้ทำงานร่วมกับสถาปัตยกรรมใหม่ได้เต็มประสิทธิภาพ
อย่างไรก็ตาม หลายฝ่ายมองว่าสงครามเทคโนโลยีระหว่าง United States และ China กำลังผลักดันให้จีนเร่งสร้างเทคโนโลยีของตัวเองเร็วขึ้นกว่าที่เคย
tags notebookcheck
