การออกแบบชิปเฉพาะทางที่เคยต้องใช้วิศวกรจำนวนมากและใช้เวลาหลายปี อาจกำลังเข้าสู่ยุคใหม่ เมื่อ AI และระบบอัตโนมัติเข้ามารับช่วงงานซ้ำ ๆ ตั้งแต่การสร้างวงจร การทดสอบ ไปจนถึงการตรวจสอบและปรับแบบอย่างต่อเนื่อง
Jeff Dean อดีต Chief Scientist ของ Google
และปัจจุบันเป็นหนึ่งในผู้ก่อตั้ง Discovery Loop มองว่า หากกระบวนการเหล่านี้ถูกทำให้เป็นระบบอัตโนมัติได้มากพอ การพัฒนาชิปเฉพาะทางในอนาคตอาจใช้ทั้งคนและเวลาน้อยลงอย่างมาก
หนึ่งในภาพอนาคตที่ Jeff Dean ยกขึ้นมาเปรียบเทียบคือ งานออกแบบชิปที่ปัจจุบันอาจต้องใช้วิศวกรประมาณ 150 คนเป็นเวลาราว 2 ปี อาจมีโอกาสลดลงเหลือทีมประมาณ 10 คนและใช้เวลาเพียง 3 เดือน
อย่างไรก็ตาม ตัวเลข 10 คนกับ 3 เดือนยังเป็นสถานการณ์สมมติ ไม่ใช่ผลทดสอบจากโครงการที่ทำสำเร็จแล้ว และไม่ได้หมายความว่า AI ในปัจจุบันสามารถเข้ามาแทนวิศวกร 140 คนในกระบวนการออกแบบชิปทั้งหมดได้ทันที
แนวคิดสำคัญอยู่ที่การเปลี่ยนกระบวนการออกแบบ
ให้เป็น วงจรอัตโนมัติ มากขึ้น ตั้งแต่รับสเปกระดับสูง แปลงเป็นวงจร ทดลองออกแบบ ตรวจสอบผลลัพธ์ แล้วนำข้อมูลกลับไปปรับแบบใหม่ โดยอาจใช้ Reinforcement Learning หรือการเรียนรู้แบบเสริมกำลัง ซึ่งเป็นวิธีที่ให้ AI เรียนรู้จากผลลัพธ์ของการตัดสินใจแต่ละครั้ง เพื่อค้นหาวิธีที่ให้ผลลัพธ์ดีขึ้น
สิ่งนี้มีความสำคัญอย่างมากกับ ชิปเฉพาะทาง เพราะชิปประเภทนี้ถูกออกแบบมาเพื่อเร่งงานบางรูปแบบโดยเฉพาะ ขณะที่ Workload ของ AI เปลี่ยนแปลงรวดเร็ว หากการออกแบบชิปใช้เวลาหลายปี ฮาร์ดแวร์ที่เสร็จออกมาอาจต้องรองรับงานที่แตกต่างจากสิ่งที่คาดการณ์ไว้ตั้งแต่เริ่มโครงการ
แต่แนวคิดดังกล่าวไม่ได้เป็นเพียงเรื่องอนาคตทั้งหมด เพราะปัจจุบัน AI เริ่มเข้ามาช่วยงานออกแบบชิปในบางขั้นแล้ว ตัวอย่างสำคัญคือ AlphaChip ของ Google DeepMind ที่ใช้ Reinforcement Learning ช่วยทำ Chip Floorplanning หรือการจัดวางบล็อกต่าง ๆ ภายในชิป โดย Google ระบุว่า AlphaChip สามารถสร้าง Layout ที่มีคุณภาพในระดับเทียบเท่าหรือเหนือกว่ามนุษย์ได้ภายในไม่กี่ชั่วโมง จากงานที่มนุษย์อาจต้องใช้เวลาหลายสัปดาห์หรือหลายเดือน และถูกนำไปใช้กับ TPU หลายรุ่นของ Google แล้ว
ฝั่งบริษัทพัฒนาเครื่องมือ EDA (Electronic Design Automation) ซึ่งเป็นซอฟต์แวร์ที่วิศวกรใช้ในการออกแบบและตรวจสอบชิป ก็เดินหน้าในทิศทางเดียวกัน โดย Cadence เปิดตัว ChipStack AI Super Agent สำหรับช่วยงานออกแบบและ Verification ขณะที่ Synopsys พัฒนา Agentic AI ที่สามารถทำงานหลายขั้นตอน ตั้งแต่สร้างแผนทดสอบ รัน Verification วิเคราะห์ปัญหา ไปจนถึง Debug โดย Synopsys รายงานว่าการทดลองบาง Workflow สามารถลดเวลาได้อย่างมาก เช่น ระบบ Autonomous Debug Closure ลดรอบการ Debug ได้สูงสุด 40% ในผลประเมินเบื้องต้น
ล่าสุด Cadence ยังขยาย ChipStack ด้วย AI Agent
สำหรับสร้างและปรับปรุง RTL จากข้อกำหนดของนักออกแบบ พร้อมวิเคราะห์ Power, Performance และ Area หรือ PPA โดยผลการทดลองระยะแรกที่บริษัทเปิดเผยพบว่าการใช้ Agent ช่วยลดพื้นที่วงจรและการใช้พลังงานเมื่อเทียบกับการให้ Foundation Model สร้างโค้ดเพียงอย่างเดียวได้ แต่ทั้งหมดนี้ยังเป็นการเร่งเฉพาะส่วนของ Workflow ไม่ใช่หลักฐานว่าชิปหนึ่งตัวสามารถเดินทางจากสเปกจนพร้อมผลิตได้ภายใน 3 เดือน
สิ่งที่น่าจับตาอาจไม่ใช่ “AI แทนวิศวกรกี่คน”
ประเด็นสำคัญจึงอาจไม่ใช่เพียงว่า AI จะลดจำนวนวิศวกรลงได้เท่าไร แต่คือ AI จะเชื่อมแต่ละขั้นตอนของการออกแบบเข้าด้วยกันได้มากแค่ไหน
หากระบบสามารถสร้างแบบ → ทดสอบ → ตรวจสอบ → วิเคราะห์ข้อผิดพลาด → ปรับแบบ และเริ่มรอบใหม่ได้อย่างต่อเนื่อง โดยยังมีวิศวกรคอยกำกับและอนุมัติขั้นตอนสำคัญ วงจรพัฒนาชิปเฉพาะทางก็มีโอกาสสั้นลงอย่างมาก
และนั่นอาจกลายเป็นปัจจัยสำคัญในยุค AI เพราะเมื่อ Workload เปลี่ยนเร็วขึ้น การมีชิปที่สามารถปรับให้เหมาะกับงานรุ่นใหม่ได้เร็ว ก็อาจมีความสำคัญไม่แพ้การเพิ่มประสิทธิภาพของตัว AI เอง
tags : globaltimes, TNN
